07/14/2003, EAST Version: 1.03.0002

PAT-NO: JP403196536A

DOCUMENT-IDENTIFIER: JP 03196536 A

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE TITLE:

PUBN-DATE: August 28, 1991

INVENTOR-INFORMATION:

NAME

NISHIDA, HIROSHI

ASSIGNEE-INFORMATION:

COUNTRY

NAME NEC CORP

CORP

APPL-NO: JP01337429

APPL-DATE: December 25, 1989

INT-CL (IPC): H01L021/60, H01L021/66

US-CL-CURRENT: 29/827, 438/17

ABSTRACT:

forming a pad for the test near a pad for bonding and connecting both pads by PURPOSE: To conduct a large number of electrical-characteristic tests by fuse element. CONSTITUTION: Pads 3-1-to-3-12 for bonding, to which internal wirings 2 are connected, and pads 4-1 to-4-7 for tests, to which each of pads 3-1-to-3-7 for bonding are bonded by fuse elements 5-1 to 5-7, are formed onto a semiconductor substrate 1. Electrical characteristics are tested by using the pads 4-1 to 4-7 for tests as pads employed for a large number of tests, and high voltage is applied among the pads 3-1 to 3-7 for bonding and the pads 4-1 to 4-7 for tests after the test of electrical characteristics, and the fuse elements 5-1 to 5-7damaged, the pads for tests are bonded by the pads for bonding, thus allowing a large number of electrical-characteristic tests. are cut. Accordingly, even when the surfaces of the pads for tests are

COPYRIGHT: (C) 1991, JPO&Japio

⑩日本国特許庁(Jb)

(1) 称群出職公開

平3-196536 概(∀) @公開特許公

識別記号 301 н 01 L 21/60 21/66 @Int. Cl.

6918-5F 7013-5F 斤内整理番号 ጥጠ

@公開 平成3年(1991)8月28日

審査請求 未請求 請求項の数 1 (全3頁)

半導体集積回路装置

の発明の名称

願 平1-337429

順 平1(1989)12月25日 ⊞ **Ø**

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目7番1号

西 田 宏 日本電気株式会社 弁理士 内 原 客人人 顧題

温

(1) (1) (1)

リードと後載するためのポンディング用のパッド に、このパッドと対向する位置に針を設けたプロ ーブカードの針を接続させて行う電気特性試験に 後回路按回は、半導体施筋の内部に形成され外部 よって良否を選別していた。こうして避別された 半導体集徴回路装置は、個々にダイシングされた 後、パッケージに指数され、先に職気移住対観に 使用された パッドと同じ パッドにポンディングさ

[発明が解決しようとする課題] れていた。 用パッドの近僚に数けられた試験用パッドと、こ れら試験用パッドと信託ボンディング用パッドと

半導体基板上に設けられた複数のボンディング 用パッドと、少なくとも1つの前記ポンディング

特許請求の範囲

半導体集積回路装置

発明の名称

が同一となっているので、ポンディング不良を発 生する要因となっているパッドの表面損傷を考慮 上述した依米の半導体整確回路狭調は、賃贷物 佐試験を行うパッドとポンディングするパッドと を依頼するヒューズボ子とを備えたことを特徴と

する半導体整徴回路装置。

(産業上の利用分野)

発明の詳細な説明

回数は2~3回に限定されており、それ以上に触 して、パッドにプローブカードの針を被触させる 針を行った半導体無額回路被職は不良として馬騰 しなければならない欠点がある。又、半導体勘数 上で亀気体供試験を多数回必要とする場合は上記 体基板上で電気特性試験を行う半導体無限回路装 本発明は半導体集積回路装置に関し、特に半導

の試験方法が適用できないという欠点がある。

従来、半導体基板に形成された個々の半導体集

(叙米の故格)

質に困する。

07/14/2003, EAST Version: 1.03.0002

【騏盟を解決するための手段】

Ì

本発明の半導体基礎回路装置は、半導体基板上に設けられた複数のポンディング用バッドと、少なくとも1つの函記ポンディング用バッドの近傍に設けられた試験用バッドと、これら試験用バッドと調配ポンディング用バッドとを搭続するヒューズ素子とを値えている。

() () () ()

次に、本発明について図面を参照して説明す

第1因は本発明の第1の実施段の平面図であ

第1因に示すように第1の実施例は、半導体数数1上に設けられた内部配線2が接続されるボンディング用バッド3ー1~3~12と、ボンディング用バッド3ー1~3~12と、ボンディ数けられた試験用バッド4~1~3~1~2は強用バッド4~1~4~7とをそれぞれぞれをディング用バッド3~1~3~7と登録用バッド4~1~4~7とをそれぞれ接続するヒューズ発子5~1~5~7とを含んで構成されている。

年2四は本発明の第2の実施別の中面図であ

舞2因に示すように、第2の実施例はすべてのボンディング用パッド3ー1~3ー12それぞれの近傍に試験用パッド4ー1~4-12を設け、ボンディング用パッド3-1~3-12と数時 パッド4-1~4-12とをそれぞれとューズ繋 テ5-1~5-12で接続している。

243囚は本発明の第3の炭結別の平面囚ぐも

第3図に示すように、第3の実施別は試験用パッド4-13が半導体基数1の外周部に配置され、

3 — 1 3 が配過 図面の簡単な説明

第1因乃至第3因はそれぞれ本発明の第1乃至第3の実施例の中面図である。

1…半導存総数、2・2-1…存御配数、3-1~3-13…ボンディング用パッド、4-1~4~1~3…対数用パッド、5-1~5-13…たょーズ終ナ。

代理人 弁理士 內 原 母

その内間にボンディング用バッド3-13が配間され、それぞれの試験用バッド4-13とそれぞれのボンディング用バッド3-13とはヒューズ素子5-13を介して複雑され、ボンディングバッド3-13は、内部配線2-1と複数される。高、ボンディング用バッドと試験用バッは材料・形状が固じである必要はない。

(発明の効果)

以上説明したように本発明は、字部リードと接続するためのボンディング用バッドの近衛に試験用バッドを設け、図巻をヒューズ雑子や介して接換することにより、観気特性試験で試験用バッドの装面が接着してもボンディング用バッドにより完全を表ができるという数果があり、かつ観点数存在試験用バッドによりが選手を設備されてボンディング用バッドにより作品するな画を気流できる、試験を存在を劣化されないという数果がある。

-184-

07/14/2003, EAST Version: 1.03.0002

